cpu.riscv.64.assembler vocabulary
Factor handbook » Vocabulary index

Summary

Metadata

Parents:

cpu.riscv.64

Words

Error classes

Class	Superclass	Slots
invalid-riscv-immediate	tuple	value width
invalid-riscv-register	tuple	reg

Ordinary words

Word	Stack effect
ADD	( rd rs1 rs2 -- )
ADDI	( rd rs1 imm -- )
ADDIW	( rd rs1 imm -- )
ADDW	( rd rs1 rs2 -- )
AMOADD.D	( rd rs1 rs2 aq rl -- )
AMOADD.W	( rd rs1 rs2 aq rl -- )
AMOAND.D	( rd rs1 rs2 aq rl -- )
AMOAND.W	( rd rs1 rs2 aq rl -- )
AMOMAX.D	( rd rs1 rs2 aq rl -- )
AMOMAX.W	( rd rs1 rs2 aq rl -- )
AMOMAXU.D	( rd rs1 rs2 aq rl -- )
AMOMAXU.W	( rd rs1 rs2 aq rl -- )
AMOMIN.D	( rd rs1 rs2 aq rl -- )
AMOMIN.W	( rd rs1 rs2 aq rl -- )
AMOMINU.D	( rd rs1 rs2 aq rl -- )
AMOMINU.W	( rd rs1 rs2 aq rl -- )
AMOOR.D	( rd rs1 rs2 aq rl -- )
AMOOR.W	( rd rs1 rs2 aq rl -- )
AMOSWAP.D	( rd rs1 rs2 aq rl -- )
AMOSWAP.W	( rd rs1 rs2 aq rl -- )
AMOXOR.D	( rd rs1 rs2 aq rl -- )
AMOXOR.W	( rd rs1 rs2 aq rl -- )
AND	( rd rs1 rs2 -- )
ANDI	( rd rs1 imm -- )
AUIPC	( rd imm -- )
BEQ	( rs1 rs2 imm -- )
BEQZ	( rs imm -- )
BGE	( rs1 rs2 imm -- )
BGEU	( rs1 rs2 imm -- )
BGEZ	( rs imm -- )
BGTZ	( rs imm -- )
BLEZ	( rs imm -- )
BLT	( rs1 rs2 imm -- )
BLTU	( rs1 rs2 imm -- )
BLTZ	( rs imm -- )
BNE	( rs1 rs2 imm -- )
BNEZ	( rs imm -- )
C.ADD	( rd rs -- )
C.ADDI	( rd imm -- )
C.ADDI16SP	( imm -- )
C.ADDI4SPN	( rd imm -- )
C.ADDIW	( rd imm -- )
C.ADDW	( rd rs -- )
C.AND	( rd rs -- )
C.ANDI	( rd imm -- )
C.BEQZ	( rs imm -- )
C.BNEZ	( rs imm -- )
C.EBREAK	( -- )
C.FLD	( rd base offset -- )
C.FLDSP	( rd offset -- )
C.FSD	( rs base offset -- )
C.FSDSP	( rs offset -- )
C.J	( imm -- )
C.JALR	( rs -- )
C.JR	( rs -- )
C.LD	( rd base offset -- )
C.LDSP	( rd offset -- )
C.LI	( rd imm -- )
C.LUI	( rd imm -- )
C.LW	( rd base offset -- )
C.LWSP	( rd offset -- )
C.MV	( rd rs -- )
C.NOP	( -- )
C.OR	( rd rs -- )
C.SD	( rs base offset -- )
C.SDSP	( rs offset -- )
C.SLLI	( rd shamt -- )
C.SRAI	( rd shamt -- )
C.SRLI	( rd shamt -- )
C.SUB	( rd rs -- )
C.SUBW	( rd rs -- )
C.SW	( rs base offset -- )
C.SWSP	( rs offset -- )
C.XOR	( rd rs -- )
CSRR	( rd csr -- )
CSRRC	( rd csr rs -- )
CSRRCI	( rd csr imm -- )
CSRRS	( rd csr rs -- )
CSRRSI	( rd csr imm -- )
CSRRW	( rd csr rs -- )
CSRRWI	( rd csr imm -- )
CSRW	( csr rs -- )
DIV	( rd rs1 rs2 -- )
DIVU	( rd rs1 rs2 -- )
DIVUW	( rd rs1 rs2 -- )
DIVW	( rd rs1 rs2 -- )
EBREAK	( -- )
ECALL	( -- )
F	( reg -- n )
F'	( reg -- n )
FABS.D	( rd rs -- )
FABS.S	( rd rs -- )
FADD.D	( rd rs1 rs2 -- )
FADD.S	( rd rs1 rs2 -- )
FCLASS.D	( rd rs -- )
FCLASS.S	( rd rs -- )
FCVT.D.L	( rd rs rm -- )
FCVT.D.LU	( rd rs rm -- )
FCVT.D.S	( rd rs -- )
FCVT.D.W	( rd rs rm -- )
FCVT.D.WU	( rd rs rm -- )
FCVT.L.D	( rd rs rm -- )
FCVT.L.S	( rd rs rm -- )
FCVT.LU.D	( rd rs rm -- )
FCVT.LU.S	( rd rs rm -- )
FCVT.S.D	( rd rs -- )
FCVT.S.L	( rd rs rm -- )
FCVT.S.LU	( rd rs rm -- )
FCVT.S.W	( rd rs rm -- )
FCVT.S.WU	( rd rs rm -- )
FCVT.W.D	( rd rs rm -- )
FCVT.W.S	( rd rs rm -- )
FCVT.WU.D	( rd rs rm -- )
FCVT.WU.S	( rd rs rm -- )
FDIV.D	( rd rs1 rs2 -- )
FDIV.S	( rd rs1 rs2 -- )
FENCE	( pred succ -- )
FENCE.I	( -- )
FEQ.D	( rd rs1 rs2 -- )
FEQ.S	( rd rs1 rs2 -- )
FLD	( rd rs1 imm -- )
FLE.D	( rd rs1 rs2 -- )
FLE.S	( rd rs1 rs2 -- )
FLT.D	( rd rs1 rs2 -- )
FLT.S	( rd rs1 rs2 -- )
FLW	( rd rs1 imm -- )
FMADD.D	( rd rs1 rs2 rs3 -- )
FMADD.S	( rd rs1 rs2 rs3 -- )
FMAX.D	( rd rs1 rs2 -- )
FMAX.S	( rd rs1 rs2 -- )
FMIN.D	( rd rs1 rs2 -- )
FMIN.S	( rd rs1 rs2 -- )
FMSUB.D	( rd rs1 rs2 rs3 -- )
FMSUB.S	( rd rs1 rs2 rs3 -- )
FMUL.D	( rd rs1 rs2 -- )
FMUL.S	( rd rs1 rs2 -- )
FMV.D	( rd rs -- )
FMV.D.X	( rd rs -- )
FMV.S	( rd rs -- )
FMV.W.X	( rd rs -- )
FMV.X.D	( rd rs -- )
FMV.X.W	( rd rs -- )
FNEG.D	( rd rs -- )
FNEG.S	( rd rs -- )
FNMADD.D	( rd rs1 rs2 rs3 -- )
FNMADD.S	( rd rs1 rs2 rs3 -- )
FNMSUB.D	( rd rs1 rs2 rs3 -- )
FNMSUB.S	( rd rs1 rs2 rs3 -- )
FSD	( rs2 rs1 imm -- )
FSGNJ.D	( rd rs1 rs2 -- )
FSGNJ.S	( rd rs1 rs2 -- )
FSGNJN.D	( rd rs1 rs2 -- )
FSGNJN.S	( rd rs1 rs2 -- )
FSGNJX.D	( rd rs1 rs2 -- )
FSGNJX.S	( rd rs1 rs2 -- )
FSQRT.D	( rd rs -- )
FSQRT.S	( rd rs -- )
FSUB.D	( rd rs1 rs2 -- )
FSUB.S	( rd rs1 rs2 -- )
FSW	( rs2 rs1 imm -- )
J	( imm -- )
JAL	( rd imm -- )
JALR	( rd rs1 imm -- )
JR	( rs -- )
LB	( rd rs1 imm -- )
LBU	( rd rs1 imm -- )
LD	( rd rs1 imm -- )
LH	( rd rs1 imm -- )
LHU	( rd rs1 imm -- )
LI	( rd value -- )
LI64	( rd value -- )
LR.D	( rd rs1 aq rl -- )
LR.W	( rd rs1 aq rl -- )
LUI	( rd imm -- )
LW	( rd rs1 imm -- )
LWU	( rd rs1 imm -- )
MUL	( rd rs1 rs2 -- )
MULH	( rd rs1 rs2 -- )
MULHSU	( rd rs1 rs2 -- )
MULHU	( rd rs1 rs2 -- )
MULW	( rd rs1 rs2 -- )
MV	( rd rs -- )
NEG	( rd rs -- )
NEGW	( rd rs -- )
NOP	( -- )
NOT	( rd rs -- )
OR	( rd rs1 rs2 -- )
ORI	( rd rs1 imm -- )
R	( reg -- n )
R'	( reg -- n )
RDCYCLE	( rd -- )
RDINSTRET	( rd -- )
RDTIME	( rd -- )
REM	( rd rs1 rs2 -- )
REMU	( rd rs1 rs2 -- )
REMUW	( rd rs1 rs2 -- )
REMW	( rd rs1 rs2 -- )
RET	( -- )
SB	( rs2 rs1 imm -- )
SC.D	( rd rs1 rs2 aq rl -- )
SC.W	( rd rs1 rs2 aq rl -- )
SD	( rs2 rs1 imm -- )
SEQZ	( rd rs -- )
SEXT.W	( rd rs -- )
SGTZ	( rd rs -- )
SH	( rs2 rs1 imm -- )
SLL	( rd rs1 rs2 -- )
SLLI	( rd rs1 shamt -- )
SLLIW	( rd rs1 shamt -- )
SLLW	( rd rs1 rs2 -- )
SLT	( rd rs1 rs2 -- )
SLTI	( rd rs1 imm -- )
SLTIU	( rd rs1 imm -- )
SLTU	( rd rs1 rs2 -- )
SLTZ	( rd rs -- )
SNEZ	( rd rs -- )
SRA	( rd rs1 rs2 -- )
SRAI	( rd rs1 shamt -- )
SRAIW	( rd rs1 shamt -- )
SRAW	( rd rs1 rs2 -- )
SRL	( rd rs1 rs2 -- )
SRLI	( rd rs1 shamt -- )
SRLIW	( rd rs1 shamt -- )
SRLW	( rd rs1 rs2 -- )
SUB	( rd rs1 rs2 -- )
SUBW	( rd rs1 rs2 -- )
SW	( rs2 rs1 imm -- )
XOR	( rd rs1 rs2 -- )
XORI	( rd rs1 imm -- )
aligned-immediate	( n width alignment -- n' )
atomic-insn	( rd rs1 rs2 aq rl width funct5 -- )
b-bits	( imm -- bits )
b-insn	( rs1 rs2 imm f3 -- )
c-stack-load	( rd offset fp? size opcode -- )
c-stack-store	( rs offset fp? size opcode -- )
ca-insn	( rd rs opcode -- )
call-relative	( -- class )
cb-branch	( rs imm opcode -- )
cb-shift	( rd shamt opcode -- )
ci-insn	( rd imm opcode -- )
cl-insn	( r base offset fp? size opcode -- )
cr-insn	( rd rs opcode -- )
csr-insn	( rd csr rs f3 -- )
emit-half	( n -- )
emit-insn	( n -- )
fp-compare	( rd rs1 rs2 rm fmt -- )
fp-fma	( rd rs1 rs2 rs3 fmt opcode -- )
fp-insn	( rd rs1 rs2 rm funct7 -- )
fp-load	( rd rs1 imm f3 -- )
fp-store	( rs2 rs1 imm f3 -- )
fp-to-int	( rd rs fmt kind rm -- )
i-insn	( rd rs1 imm f3 opcode -- )
insns	( n -- bytes )
int-to-fp	( rd rs fmt kind rm -- )
invalid-riscv-immediate	( value width -- * )
invalid-riscv-register	( reg -- * )
j-bits	( imm -- bits )
jump-relative	( -- class )
load-address	( rd -- class )
nonzero-immediate	( n -- n )
nonzero-register	( reg -- n )
r-insn	( rd rs1 rs2 f3 f7 opcode -- )
s-bits	( imm -- bits )
s-insn	( rs2 rs1 imm f3 opcode -- )
scatter	( value fields -- bits )
shift-insn	( rd rs1 shamt width f3 top opcode -- )
signed-immediate	( value width -- bits )
u-insn	( rd imm opcode -- )
unsigned-immediate	( value width -- bits )

Class predicate words

Word	Stack effect
invalid-riscv-immediate?	( object -- ? )
invalid-riscv-register?	( object -- ? )

Files

resource:basis/cpu/riscv/64/assembler/assembler.factor
resource:basis/cpu/riscv/64/assembler/assembler-tests.factor

Children from resource:basis

Vocabulary	Summary
cpu.riscv.64.assembler.registers