ADDSi-encode ( bw shift2 imm12 Rn Rd -- )


Vocabulary
cpu.arm.64.assembler.opcodes

Inputs
bwan object
shift2an object
imm12an object
Rnan object
Rdan object


Outputs
None

Definition


: ADDSi-encode ( bw shift2 imm12 Rn Rd -- )
{
{ bw 31 }
{ 0 30 }
{ 1 29 }
{ 17 24 }
{ shift2 22 }
{ imm12 10 }
{ Rn 5 }
{ Rd 0 }
} bitfield* 4 >le % ;